

| 日時 | 2008年11月12日(水) 10:00~17:45 (18:00より懇談会があります) |
|---|---|
| 場所 | 新横浜国際ホテル(JR新横浜駅北口から徒歩3分) 南館2F チャーチル 会場アクセスURL:http://www.khgrp.co.jp/shinyoko/access/index.php |
| 定員 | 200名様(先着順) |
| 参加費 | 無料 & 昼食付き |
| 主催 | インベンチュア(株) |
| 協賛 | アジレント・テクノロジー(株) (株)図研 日本電気(株) 富士ゼロックス(株) (株)リコー ※50音順 |
| 9:30
受付開始 |
|---|
| 10:00~10:20
(20分) インベンチュア ビジネスの取組みと今後の展開 インベンチュア(株)
取締役CTO 安藤 弘敬 |
インベンチュアは、国内唯一の独立系IPベンダーの責任として、多様化する市場ニーズに応えるべくラインナップの充足とライセンスモデルの拡充を図って参りました。 本セミナーを通して、次世代ディスプレイ・インターフェース「DisplayPort」並びに拡充されたPCIe-IPのラインナップ、更にはIP開発で培った独自ノウハウを活用した製品群(開発支援キット、デバイスIP / ASSP)の紹介を通し、弊社ソリューションの優位性を体感頂き、少しでもお客様の開発に役立てて頂ければ幸いです。 |
| 10:20~11:10
(50分) DisplayPortリンク層IPコア、評価環境のご紹介 インベンチュア(株) 開発部 システムプラットフォーム課
課長 塚原 広明 |
近年、多くの分野において高速シリアルインターフェース技術が採用されている中、映像インターフェースにおいてもDisplayPortと呼ばれる新たな高速シリアル伝送技術が標準化されています。 インベンチュアは最新の映像インターフェース技術をユーザに提供できる体制を整えるため、早期よりリンク層IPコアと評価環境の開発を行っております。 本講演では、DisplayPortのシステム概要ならびにインベンチュアが提供する『Z-core DisplayPort』IPコア、評価環境についてご紹介致します。 |
| 11:10~12:00
(50分) PCI ExpressとDisplayPortの信号品質評価 アジレント・テクノロジー(株) 電子計測本部
アプリケーション・エンジニアリング部 アプリケーション・エンジニア 荒井 信隆 氏 |
信号品質評価には設計仕様への適合性確認、デバッグ、規格適合性試験への対応といった側面があります。評価項目によっては評価方法まで規定されているものもあり、特に規格適合性試験では注意が必要です。このセッションではPCI ExpressおよびDisplayPortでの信号品質評価の概要と注意点について、コンプライアンス・テストも含めてご紹介します。 |
12:00~12:40休憩(昼食をご用意いたします。)
|
| 12:40~13:40
(60分) PCI Expressに求められる柔軟性とPCIe論理層IP「Z-core PCI Express」のラインナップ インベンチュア(株) 開発部 アドバンストインターコネクト課
課長 中村 孝志 |
いまやシステムバスとして広く認知されたPCI Expressですが、転送レートの観点では従来のレーン数の拡張性に加え、Gen2の登場により選択肢が広がりました。 その一方、高帯域転送の実現だけでなく、論理層ではさまざまな角度からの期待/要求を実現する柔軟性を求められ続けています。 本セッションではPCIe規格の解説を交えながら、「Z-core PCI Express」のコンセプト、拡充されたラインナップとその適応についてご紹介いたします。 |
| 13:40~14:20
(40分) デジタルカラー複合機(MFP)へのPCI Expressの導入 (株) リコー コントローラ開発本部 GW開発センター 第2開発室
シニアスペシャリスト 田中 智憲 氏 (株) リコー 研究開発本部 東北研究所 第二研究室 シニアスペシャリスト 池田 純一 氏 |
昨年の12月に、インベンチュア様のIPコア「Z-core PCI Express」が、リコーのデジタル複合機(MFP)に採用されていることが、プレス発表されました。 リコーでは、PCI Express規格ドラフト制定前後の早い時期から、MFPの内部バスに採用することを前提として、搭載時に想定される様々な課題を検討し、解決してきました。 本講演では、その開発過程で発生した課題や問題に対する取り組みの事例と、PCI Expressを使った今後のMFPの方向性について紹介します。 |
| 14:20~15:00
(40分) OCPベースの高性能PCIeシステム構築とデバッグ手法 インベンチュア(株) 開発部 アドバンストインターコネクト課
スペシャリスト 松村 壽直 |
PCIeの帯域を100%活用するには、内部バスアーキテクチャについても熟慮する必要があります。 インベンチュアでは、かねてよりPCI Express IPの開発と並行し、内部バスのあるべき姿についてもノウハウを蓄積してまいりました。 本セッションでは、PCIeシステムの内部バスとして最適化されたOCPベースの最新インターコネクトコア「Z-core InterConnect MIIX mezzo forte」を適用する必然性、及び効率的なデバッグ手法についてご説明します。 |
| 15:00~15:40
(40分) インベンチュア開発支援KIT、IPを用いた設計・検証環境の構築について 富士ゼロックス(株) コントローラ開発本部
コントローラプラットフォーム第3開発部 大野 智之 氏 森田 到明 氏 |
PCI Expressを用いたシステム開発を行うにあたり、開発支援KIT『PTFNavi』を活用しシステム性能検証をはじめ、更に『MdeMon』、『MIIXバス』を活用し、FPGAによるプロトタイプボードの作成/評価を行いましたのでその事例を簡単に紹介します。 |
休憩(15:40~15:55)
|
| 15:55~16:35
(40分) PCI Express Switch Chipのご紹介 インベンチュア(株) 開発部 アドバンストインターコネクト課
マネージャー 大村 拓也 |
インベンチュア製PCI Expressスイッチシリーズ「ZTRITON」は、業界で初めてPCIブリッジ機能を内蔵し、PCIデバイスを残しながらPCI-Expressシステムへの移行を実現することができます。 本セッションでは32Lane/6Portの「iVT-PE632SB」、16Lane / 7Port「iVT-PE716SB」の概略仕様と、PCI Expressのシステム検討に便利な開発キット、実機評価支援グッズのご紹介を致します。 |
| 16:35~17:05
(30分) PCI Express 高速ボード設計の基礎 (株) 図研 EDA営業部
ハイスピード・ソリューションセンター 主任 林 茂 氏 |
PCIバスからPCI Expressの移行によりGHz領域に突入した高速回路基板では、高周波アナログ的振る舞いの理解なくして、安定動作を確保できません。
本セッションでは、高速デジタルボード設計の基礎について、PCI Expressの技術仕様を踏まえながらご説明いたします。 |
| 17:05~17:45
(40分) PCI Expressの拡張性・柔軟性を向上するI/O仮想化技術ExpEther 日本電気(株) システムプラットフォーム研究所
主任 飛鷹 洋一 氏 |
ExpEtherは、Ethernet上にスケーラブルに規格準拠のPCIe Switchを構成し、従来のOS/ドライバ/BIOS、PCIeデバイスを一切変更する事なく、I/Oの延長分散配置・リソース共有・Hot-Plug準拠の動的再構成等を実現します。
本セッションでは、ExpEtherの機能・特徴、システム構成例、Z-core IPコアを使用した開発事例並びに、今後のExpEtherコンソーシアム活動についてご紹介致します。 |
18:00~19:30 懇談会・デモンストレーション 場所:南館2Fクリスティ |