9:30　受付開始
10:00～10:10　挨拶

インベンチュアは、単なるIPプロバイダーに留まらず、PCI Express関連のあらゆるソリューションが提供できる環境を 整えて参ります。
IPコア、設計組込みサービス、評価環境、並びにこの度発表したASSP「ZTRITON」シリーズ等のソリューションのご案内と 今後の計画概要についてご説明します。

マルチコアCPUの発展に伴い、コンピュータの入出力系への高速化ニーズが高まっています。2006年12月に規格化が完了したPCI Express 2.0 (以下、GEN2)は、PCI Express 1.1 (以下GEN1)との後方互換性を保ちながら、伝送速度をGEN1の2倍の5.0GT/sに高速化しています。
本セッションでは、5.0GT/sを実現するため加えられたGEN2物理層の変更点に焦点を当て、GEN1物理層との比較や実装についての議論を交えながら、論理的側面、電気的側面から解説します。

マーケットのI/Oに対する要求の高度化に伴い、PCI-SIGの仕様も拡張されてきました。
最近の大きな変化として、高速化を目指すPCI Express rev2.0(GEN2)、IOの仮想化のためのSR-IOV、MR-IOVと 論理層に大きく影響する仕様拡張が行われてきております。
本セッションではGen2、SR-IOV、MR-IOVの仕様概要を紹介すると共に、弊社の対応状況をご紹介いたします。

PCI Express Gen2仕様では電気仕様が大きく変更されただけでなく、LTSSMにも修正が加えられました。
本セッションではこれらの変更を概観するとともに、Gen2仕様での評価要件の概要とそれに対応したアジレントの評価ツールを、物理層と論理層でそれぞれご紹介します。 またGen2コンプライアンス・テストの準備状況についても簡単にご紹介します。

PCI Expressのスケーラビリティは必要な帯域のみ実現できるバスの特徴の一つですが、適切に構成を選択してあげないと本来の転送能力を引き出すことができません。
本セッションでは『PTFNavi』を使用して適切な構成を決定する新開発手法やボトルネックポイントの特定、実機検証での優位点などデモを交えながらご紹介いたします。また、次期製品『PTFNavi2』ではPCIe Rev.2.0（Gen2）に対応し、新たに追加する機能とそのコンセプトについてご紹介いたします。

業界で初めてPCIブリッジ機能を内蔵し、32Lane/6Portを実装した高性能/多機能デバイス、インベンチュア製PCI Expressスイッチチップのご紹介です。
本セッションではチップの特長/概略仕様を開発時の経験談などを交えご紹介すると共に、チップのシステムレベル評価として利用可能なZTRITON PCI Expressシステム開発キットを説明いたします。

ExpEtherは、PCI Express のトランザクションレイヤを、EthernetのMACレイヤにブリッジ拡張することで、既存のOS/ドライバ/BIOS、PCI Expressデバイスを一切変更することなく、PCI Expressを利用するシステムの拡張性・柔軟性の向上を実現します。
本セッションでは、ExpEtherの機能・特徴のご紹介並びに、ターゲットマーケットと組込機器等でのシステム構成例、Z-core PCIe IPコアを使用したExpEther評価機の開発事例について説明いたします。