製品概要
PCI Rev 2.3
32/64bitマスター／ターゲット コア
Z-core PCI2.3は、設計自由度が高く、性能を最大限に引き出すことが可能です。
Dual Address Cycle, Multi Function（最大8）に対応しています。
その他対応スペック
- CardBus(PC Card Standard Release 8)
- PCI Bus Power
- Management Interface 1.1
- Mini PCI Rev.1.1
PCIバスファンクションモデルSimAid-PCIもご提供しております。
資料ダウンロード
ブロック図
機能詳細
PCIバス Master／Target機能
- PCI Rev2.3準拠。32bit/64bitデータ転送対応
アドレス
- Dual Address/Single Address対応
Power Management
- PME#（CSTSCHG）/CLKRUNを標準実装
| 種類 | PCI | Mini PCI | CardBus |
|---|---|---|---|
| PME# | YES | Yes | CSTSCHG |
| CLKRUN | N/A | Yes | Yes |
データ
- 32bit/64bit
Fast back to back
- Master/Target機能ともに可能
* Master時はBackPort Interface Policyに依存
Configurationレジスタ
- TYPE0 Configurationレジスタを実装
- Single Function Device / Multi Function Device
- Base Addressレジスタ最大6本の実装-タイプ-空間指定が可能/Expansion ROM BARの実装
- New Capabilities Pointer実装可能
- Power Managementレジスタを標準実装
- CardBusカード対応時にFunctionレジスタとのインターフェースを完備
- CIS Pointer実装可（CardBusモード時）
バースト転送
- バースト長制限無し/No Waitバースト転送等
- Master機能：バースト継続手段として3通り
（REQ#/IRDY#/Master LTタイマ）のモードをサポート
Back Port I/F
ユーザ仕様に合わせて選択可能
- READY_MODE:コア主導型/協調型
- Master I/F:
パフォーマンス優先型(AUTO-RSTARTモード)
自己完結型(再送手続きユーザー側)
Target Device 実績
- ASIC: 0.35/0.25/0.18/0.13um
- FPGA: Xilinx Virtex2(33MHz)
その他諸機能
- 自動ターミネーション機能
Master/Target Latence Rule、Memory Burst Order - 自動アボート処理機能
Address Parity Error、 I/O Illegal Access - グラフィックデバイス（VGA互換/非互換）へのインターフェース
Copyright © 2006-2012 Inventure Inc. All Rights Reserved.