オリジナルIP&IPベース開発プラットフォーム
シリーズ
InterConnect MIIX mezzo forte
好評のMIIXが正常進化を遂げ、帯域制御と低速バスを手に入れました。
InterConnect Producer
Z-core InterConnect MIIX mezzo forteはOCPソケットを持つコア同士を多対多で接続する際に必要なインターコネクト環境を提供するカスタマイズ可能なIPコアです。
付属のカスタマイズGUI「InterConnect Producer」を使用することで、お客様のシステム仕様に合わせた構成でIPコアを生成することができます。
機能
- カスタマイズ機能選択
- 論理合成可能なVerilog RTLソースコード生成
- 検証環境・テストベンチ生成
Overview
インターフェース規格
- OCP‐IPの規定するOCP2.xに準拠
インベンチュアはOCP‐IPの会員です。 - SRMD(SingleRequest/MultipleData)に対応
パケットライクなインターフェースが可能です。 - スプリットトランザクションの実現
リクエストとレスポンスを分離したトランザクションにより、イニシャルレイテンシを隠蔽できます。
InterConnect Producerによるコアのカスタマイズ
- 信号幅/Extension信号の有無などOCP I/Fのカスタマイズ
- Port間のルーティング
- 各Targetへ空間割り付け設定
- アクセス禁止経路の設定
- デコーダポートの生成
弊社他製品との連携
- Z-core PCI Express
- 専用ブリッジを用意（オプション）
- PCIe特有の制約を意識せずに使用可能
- Multi VC(Virtual Channel）使用可能
- Z-core BOCP Bridge
- OCPでチップ間を接続を実現。複数FPGAでプロトタイプの作成
- MdeMon
- ワンストップデバッグソリューション
- RegisterBusに直結可能な実機評価環境
2種類のバスから構成
- Main DataBus
- 高速データ転送用
- マルチレイヤ構造による高帯域の確保
- スプリット型バスI/F採用(OCP)
- RegisterBus
- レジスタ・低速I/O用
- シングルレイヤ構造による回路規模低減
- インターロック型バスI/F採用(OCP or 独自仕様を選択可能)
- Main DataBus⇔RegisterBus 相互接続機能
- 階層バス構造の実現
- Memory Mapped I/Oへの適合
- 階層バス構造の実現
動的帯域制御機構
- 内部レジスタへの設定により帯域を動的に制御可能
- 優先度制御
- 帯域制限
- 先行発行制限
- 必要な帯域をInitiatorに割り振ることが可能
- ソフトウェア制御で帯域のキャリブレーションが可能
- チップ化後のリスク低減
- 異なるアプリケーションや派製品の展開
資料ダウンロード
Main DataBus & RegisterBus
Z-core MIIX‐mfでは用途に応じた2種類のバスを生成可能です。
高帯域が必要な経路に適用可能なのはもちろん、レジスタや低速I/Oなど速度を要求されない経路にも最少の回路規模で適用することができます。
もちろん、バス同士の相互接続も可能ですから、2種類のバスを組み合わせて、階層バス構成やMemory mapped I/O構成など、LSI全体の内部バスとして柔軟にご利用いただけます。
| Bus Name | Initiator数 | Target数 | Data幅 | アービター | 構造 | インターフェース |
|---|---|---|---|---|---|---|
| Main DataBus |
0-16 | 0-8 | 32,64, 128bit |
Basic / Intelligent |
マルチレイヤ Point to Point |
スプリット型OCP バースト可能 |
| RegisterBus | 0-8 | 0-30 | 32bit | Basic | シングルレイヤ Shared |
インターロック型OCP or 独自仕様I/F シングルアクセスのみ |
動的帯域制御機構
| 優先制御 |
|
|---|---|
| 帯域制限 |
|
| 先行制限 |
|
優先制御のイメージ
上図の構成例でInitiator0に帯域を与えるためには、その他のInitiatorの優先度を低く設定します。
左下グラフはすべてのInitiatorの競合時で、Initiator0以外の優先度を下げるに従いInitiator0の帯域占有率が上がっていく様子を示しています。
右下のグラフも同様の優先度制御をした場合ですが、Initiator0が転送していない時には優先度の低いInitiatorが帯域を100%使用可能な様子を示しています。
インベンチュア他製品との連携
Z-core PCI Express
Z‐core PCI Expressは豊富な実績を持つPCI Express論理層IPです。
MIIX mezzo forteとの専用接続ブリッジを用意しており、ブリッジがPCI Expressのプロトコル上の制約を吸収しますので、ユーザーはPCIeを意識することなく、OCPの観点で高性能なデバイスを簡単に開発することができます。
また、PCIeの帯域保証機構Multi VC(Virtual Cannel)に対応しています。
PCI Express OCP Bridgeの主な機能
- MAX Payload / Read Request Sizeによる自動分割機能
- 4K Byteバウンダリによる自動分割機能
- 非同期吸収機能
- エラーの通知機能
MdeMon -Multipurpose Debug Monitor
MdeMonはLSI内部の任意のレジスタ空間やメモリ空間を「いつでも・簡単に」リードライト可能なデバッグポートを構築するワンストップデバッグソリューションです。MIIX‐mfのRegisterBusに直結可能なので、システム設計と同時にデバッグ設計も完了します。
Z-core BOCP Bridge -Board OCP Bridge
ASICと等価なFPGAプロトタイプ作成に有効なソリューションです。OCPの論理的接続はそのままに、チップ間接続が可能です。
独自プロトコルによるピン数の劇的削減に加え、面倒なクロック位相調整も自動で行います。
Copyright © 2006-2012 Inventure Inc. All Rights Reserved.